快科技5月26日音讯，全球半导体工业新一轮夺战现已打响，但这一次，战场不再只要EUV光刻机下的先进工艺制程这一条赛道。
在台积电与Intel相继亮出14A工艺道路日上海不约而同电路体系研讨会（ISCAS2026）上抛出了一枚足以改写职业规矩的重磅炸弹，正式提出韬()规律，拓荒了一条彻底不依靠极致EUV光刻的芯片演进新路。
。最新音讯显现，代号为Grimlock（变形金刚中的钢锁）的AMD Zen7将选用台积电14A工艺（等效于1.4nm）制作。
作为台积电真实意义上的新新一代节点（非过渡工艺），14A搭载第二代GAAFET全盘绕纳米片晶体管和NanoFlexPro标准单元架构，
目前台积电14A已进入供应链全面预备阶段，方案2027年试产、2028年量产，正好踩中AMDZen7的发布节点。Intel这边则稍慢一些。
虽然官方声称14A工艺开展顺畅，但时间表上估计2028年试产、2029年量产，比台积电晚了整整一年。这在某种程度上预示着在未来三年的先进制程比赛中，Intel将继续处于追逐方位。在立异赛道上，华为的韬规律正在从根本上改写这场比赛的底层逻辑。半个多世纪以来，摩尔规律一向主导着半导体工业的开展，其中心是几许缩微，经过不断缩小晶体管尺度来寻求更高的空间密度。
。时间常数是决议电路呼应速度、信号推迟和功耗的中心物理量。韬规律的实质，
便是贯穿器材、电路、芯片、体系全层级，体系性地下降值，让信号跑得更快、电路呼应更短、体系能效更高，终究在不依靠极致几许缩微的前提下，完成功能与密度的继续演进。为完成这一方针，华为构建了一套从物理底层到体系顶层的全栈式立异架构，四大维度层层递进，协同增效。
。经过优化晶体管沟道、掺杂与触摸电阻来下降R值，选用高k介质和低寄生电容结构来下降C值，一起立异铜互连、石墨烯互连等资料秘要互连RC推迟，并探究二维半导体、宽禁带半导体等新资料打破硅基物理约束。在电路层面，
它将本来平铺在二维平面上的电路，经过三维立体折叠和笔直互连堆叠起来，使要害途径走线%，大幅度下降了信号传达的RC负载。这项技能能在相同芯片面积下将晶体管密度提高2-5倍，电路功能提高30%-100%，一起功耗下降40%以上。华为泄漏，逻辑折叠技能将在2026年秋季发布的新一代麒麟芯片中全球首发商用。在芯片层面，华为选用软件-架构-芯片全栈协同规划理念。经过异构核算、存算一体、近内存核算等架构立异打破内存墙与功耗墙，针对AI、手机、服务器等不同场景优化编译器、指令集与调度算法，并结合实际软件负载定制化规划IP核、流水线与互连网络，完成端到端执行时间最小化。
它完成了超节点一致内存编址与原生内存语义，大幅度秘要数据转移开支，将体系通讯时延下降60%以上，支撑万级节点高效互联，可以适配AI集群、数据中心、边际核算等多种场景。更重要的是，
这条技能道路从根本上摆脱了对高端EUV光刻机的依靠。华为估计，到2031年，根据老练工艺打造的高端芯片，其晶体管密度和综合功能将到达等效1.4nm制程的水平。这不仅为我国半导体工业找到了一条自主可控的包围之路，也为正在江畔物理极限的摩尔规律年代，打开了一扇全新的大门。
,乐鱼直播